JA 0045151 MAR 1980 JA-1989-03

(54) DETECTION CIRCUIT FOR VERTICAL SYNCHRONIZING SIGNAL

(11) 55-45151 (A)

(43) 29.3.1980 (19) JP

(21) Appl. No. 53-117934


(22) 27.9.1978

(71) HITACHI SEISAKUSHO K.K. (72) MASAHARU KOBAYASHI(4)

(51) Int. Cl3. G11B5/09,H04N5/10

PURPOSE: To obtain a signal detection circuit which generates no timing error, etc., even if a drop-out would occur by making a shift register, etc., generate pulses, synchronizing with vertival synchronizing pulses, corresponding to a vertical synchronous pattern.

CONSTITUTION: Vertical synchronizing pulses trigger multivibrator 26 to clear the contents of shift register 15, thereby detecting a vertical pulse passing through OR circuit 14. Once they are cleared, on the other hand, register 15 with stages corresponding to a vertical synchronous pattern counts clocks synchronizing with the vertical synchronous pattern from its initial state, thereby outputting clocks synchronizing with vertical pulses. Those pulses are applied to register 15 through gate 14 and register 15 continues to count them cyclically. Therefore, if any vertical pulse is not detected in a fixed period, register 15 is not cleared and pulses synchronizing with vertical synchronizing pulses are detected in accordance with the vertical synchronous pattern. As a result, even when a vertical pulse is absent due to a drop-out, etc., the vertical pulse is substantially detected to prevent the generation of a timing error, etc.



(19) 日本国特許庁 (JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭55-45151

Int. Cl.³
Int. Int. Cl.³
Int

識別記号

庁内整理番号 7345-5D 6246-5C 砂公開 昭和55年(1980) 3 月29日

発明の数 1 審査請求 未請求

(全 4 頁)

②垂直同期信号検出回路

20特

22出

願 昭53-117934

願 昭53(1978)9月27日

70発 明 者 小林正治

横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内

仰発 明 者 荒井孝雄

横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内

@発 明 者 星野隆司

横浜市戸塚区吉田町292番地株

式会社日立製作所家電研究所内

⑫発 明 者 木村寛之

横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内

⑩発 明 者 西村恵造

横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 細 智

- 1. 発明の名称 垂直同期信号検出回路
- 2. 特許請求の範囲

同期信号より被判定パターンを形成する手段と、 所定の垂直同期信号パターンが入力された時に垂 直同期パルスを発生する判定手段とを備えてなり、 上配垂直同期信号パターンと被判定パターンとを 比較することにより垂直同期パルスを得るように なしたことを特徴とする垂直同期信号検出回路。

5. 発明の詳細な説明

本発明は垂直同期信号の検出回路に関するもの である。

垂直同期信号の検出には、『♥受像機等で行な われているような同期信号の包絡波より検出する 方法や、同期信号のパルス幅・周期等の特徴抽出 を用いる方法がある。

しかし、上記方法のみを用いた場合、ドロップアウト等により同期信号のタイミングがずれる事がある。 V T R を用いた P C M 配録再生装置の場合、同期信号のタイミングのエラーが一水平期間長以

上になった場合データが不連続となる。さらに同一時刻の左チャネルデータ、右チャネルデータを よび補正用データを互いに離して配録する手法を 用いた場合、左右チャネルいずれかのデータが関 るとエラー訂正を行なりが、上配要因によりデー タが不連続になるとエラー訂正時に誤まった訂正 を行なってしまり。

本発明の目的は、上記した従来技術の欠点をな くし、タイミングエラーのない垂直同期倡号の検 出回路を提供するにある。

本発明は垂直同期パルスが磁気テーブの傷やゴミ等によって生ずるドロップアウト等により誤ったタイミングで出力されるのを防止するための回路であり、垂直同期パルスは、垂直同期信号を形パターンとの照合を行ない、完全に一致した時にのみ出力する。このようにして得られた垂直同期パルスが欠落した場合は、上記メモリに記録された信号を読み出し垂直同期パルスとして出力する。このようにして読み出された垂直問期

. 2 .

パルスは、メモリの段数 N と読み出しクロック周期 T との 検を垂直 同期 周期 T v と 等しくとる事により、一定 周期 T v でかつ 欠落したパルスのタイミングに一致させるととが出来る。

ことで垂直同期周期 T ▼ は、 V T R のジッター および精度等により時間長が異なるが、メモリ用 のクロックパルスとして垂直同期周期 T ▼ と同様 の変化をしている水平同期信号または同信号に比 例したクロックパルスを用いる事により、メモリ より読み出した信号により得られる垂直同期パル スは、欠落した垂直同期パルスのタイミングと一 致する。

本発明を以下図面に示した一実施例により詳細に説明する。本発明では、垂直同期パルス検出部と垂直同期倡号欠落時の補充部とにわけられ、まず前者の垂直同期パルス検出部について説明する。第2図は垂直同期パルス検出部の動作を示す波形図であり、以下第2図を用いてその基本動作につき説明する。同期倡号17は「---11111111

. 3 .

7 段目から1 2 段目までの出力をインパータ24で反転し、他の出力はそのままで17入力のアンドゲート25 に入力する。アンドゲート25 は、シフトレジスタ22 の各段の出力が「11111100000011111」となった場合にのみ1となる。このアンドゲート25 の出力が垂直同期信号19である。

第3 図は本発明の垂直同期信号欠落時の補充回路の一実施例ブロック図である。図において10はシフトレジスタ、11はフリップフロップ、12a,12bは2入力アンドゲート、15はシフトレジスタ14は2入力オアゲート、15はシフトレジスタである。シフトレジスタ10は、上記垂直同期信号19をシフトレジスタクロックパルス3の1周期分シフトする一段のシフトレジスタである。フリップフロップ11は、シフトされた垂直同期信号2によりセットされる。フリップフロップ11は、シフトンジスタクによりアンドゲート12aはシフトレジスタクロックパルス16を出力する。このアンドゲート出力16を524進カウンタ13が計数し、524個

. 5 .

特開昭55-45151 (2) 000000111111111--- 」 なる波形となる。 ここで垂直同期信号パターンと出力信号 17 とが一致した場合に垂直同期パルス 19 が得られるようにする。垂直同期パルス 19 のタイミングは、比較パターンの設定によりクロックパルス 21 の周期単位で任意に変えられる。

第2図の垂直同期パルス19は、比較パターンを「1111110000001111111」とした場合である。

第1図は、上配動作を送行する本発明の垂直同期信号抽出回路の一実施例でロック図である。図において22はシフトレジスタ、23はアンドゲート、24はインパータ、25はマルチパイプレータである。同期信号1は17段のシフトレジスタ2によりシフトレジスタクロックパルス21で入力・シフトされる。ことでシフトレジスタクロックパルス21は水平同期信号に同期し、周期が1/2周期のクロックパルス20をマルチパイプレータ25によりパルス値1μ8に被形整形したものである。シフトレジスタ22の各段の出力は、

. 4 .

目でカウンタ出力5によりフリップフロップ111をリセットする。ととでフリップフロップ110の反転出力6は、垂直同期日かのようにする。反転出力6と525段シファンドゲート12bでとりゲート出力7を作る。とのようにする35により、シフトレシスタ15のクロックパルス30とは垂直同期日号19とゲート出力7が一トのようになった地方の。また場合にの数件は垂直同期日号19とゲート出力7としたができる。またりによりでは15の人力でもある。

以上の構成により、垂直同期パルス 8 は、垂直同期信号 1 9 がある場合には、そのまま出力され、 欠落時には 2 5 6.5 TE の周期で繰り返えし出力される。そして次に垂直同期信号が入力されるとシ フトレジスタの内容は同信号により書き変えられる。

第4図は垂直同期信号19が欠落した場合の垂

面同期パルス出力8の波形図である。垂直同期信号19の欠落部が1個(19b)の場合、垂直同期パルス出力8はその1周期以前のパルス19aにより補充されて出力される。欠落部が連続した場合(19d,19e,19f)、上記シフトレジスタ15は循環動作により繰り返しパルス19cを出力する。

第5図はシフトレジスタ15がシフトレジスタクロックのエラー等により誤動作し、一定周期(Ty)以外のパルス出力を出した場合の波形図である。この場合出力信号9と反転出力6との一致をアンドゲート12bにてとる事により、ゲート出力1を一定周期(Ty)のパルスのみとしシフトレジスタ15の内容を垂直同期パルスのみとする。

第6図は、垂直同期信号欠落時の補充回路の他の実施例のブロック図である。垂直同期信号19 は論理和ゲート14に入力されると同時にマルチパイプレータ26に入力され、立上り部でトリガーしパルス幅が1 #8 の出力パルス27を出す。 この出力パルス27 でシフトレジスタ15 の内容をクリヤーする。シフトレジスタ15 には論理和

. 7 .

の場合にも有効に応用できる。

4. 図面の簡単な説明

第1図は本発明の垂直同期信号検出回路の垂直 同期信号抽出部の一実施例プロック図、第2図は 第1図の垂直同期信号抽出部の動作を示すタイム チャート、第3図は本発明による垂直同期信号補 充部の一実施例プロック図、第4図及び第5図は 垂直同期信号補充部の動作を示すタイムチャート、 第6図は垂直同期信号補充部の他の実施例のプロック図である。

1 : 同期信号、

19: 垂直同期パルス、

22 : シフトレジスタ、


23: アンドゲート、

代理人弁理士 蒋 田 利 宰

本発明により垂直同期パルスを発生させるととによってドロップアウトがある場合にも正しいタイミングで垂直同期パルスが出力される。これによって垂直同期パルス前後のデータの欠落がなくなり連続性が保たれ、エラー訂正時の負りが無くなるものである。

尚、本発明はVIRを用いたPCM録音・再生 機に用いて特に有効であるが、他の方式のPCM

*/四



-291-

. 9

